基于Qt的Verilog故障注入工具设计与实现

作者:王洁康俊杰侯刚于健海

关键词: 电路可靠性; 容错评价; Verilog HDL;

摘要：为方便设计人员验证电子电路的可靠性,设计了基于Qt的Verilog故障注入工具。该工具通过语法语义分析器解析Verilog源文件,获得代码中全部故障注入点;采用故障注入管理器获取用户故障注入参数并传递给底层函数,实现对Verilog工程的故障注入。实验结果表明,该故障注入工具能够根据用户指令对Verilog工程进行故障注入,对电路的容错机制进行可靠分析和评价,对电子电路的容错方案设计有很大帮助。

上一篇：基于Android的网络分析仪无线移动测量系统研究
下一篇：电力线载波通信实验平台设计

基于Qt的Verilog故障注入工具设计与实现

作者:王洁 康俊杰 侯刚 于健海

关键词: 电路可靠性; 容错评价; Verilog HDL;

作者:王洁康俊杰侯刚于健海